# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP363175450A

DOCUMENT-IDENTIFIER: JP 63175450 A

TITLE:

HERMETIC SEAL TYPE SEMICONDUCTOR

DEVICE

PUBN-DATE:

July 19, 1988

INVENTOR - INFORMATION:

NAME

SAWARA, KUNIZO YAMADA, TAKEO KURODA, SHIGEO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP62005974

APPL-DATE:

January 16, 1987

INT-CL (IPC): H01L023/10, H01L023/02

US-CL-CURRENT: 257/693

## ABSTRACT:

PURPOSE: To make it possible to perform a complete hermetic seal operation by a method wherein a mounting member and a metal film are directly contacted by providing the metal film on the mounting member and the thin metal film.

CONSTITUTION: On the surface of the chip carrier 1 (mounting member) made of ceramic, a thin film 2 of multilayer structure, in which sheet-like polyimide and a prescribed metal wiring are alternately laminated, is provided. The wiring in said thin film 2 is connected to a number of bump electrodes 4, which are provided in array form on the surface exposed to the external part of the chip carrier 1, by the wiring 3 provided through the through hole formed in the chip carrier 1. An airtight sealing metal film 5 of the two-layer structure such as nickel (Ni) and gold (Au), for example, is provided on the outer circumferential part 2a of the thin film 2 and the surface la of the outer circumferential part of the chip carrier 1. As the metal film 5 is directly contacted to the surface of the chip carrier 1 as above-mentioned, the title semiconductor device can be hermetically sealed completely.

COPYRIGHT: (C) 1988, JPO&Japio



## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-175450

(43)Date of publication of application: 19.07.1988

(51)Int.CI.

H01L 23/10

H01L 23/02

(21)Application number: 62-005974

(71)Applicant:

HITACHI LTD

(22)Date of filing:

16.01.1987

(72)Inventor:

SAWARA KUNIZO YAMADA TAKEO


KURODA SHIGEO

## (54) HERMETIC SEAL TYPE SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To make it possible to perform a complete hermetic seal operation by a method wherein a mounting member and a metal film are directly contacted by providing the metal film on the mounting member and the thin metal film.

CONSTITUTION: On the surface of the chip carrier 1 (mounting member) made of ceramic, a thin film 2 of multilayer structure, in which sheet-like polyimide and a prescribed metal wiring are alternately laminated, is provided. The wiring in said thin film 2 is connected to a number of bump electrodes 4, which are provided in array form on the surface exposed to the external part of the chip carrier 1, by the wiring 3 provided through the through hole formed in the chip carrier 1. An airtight sealing metal film 5 of the two-layer structure such as nickel (Ni) and gold (Au), for example, is provided on the outer circumferential part 2a of the thin film 2 and the surface 1a of the outer circumferential part of the chip carrier 1. As the metal film 5 is directly contacted to the surface of the chip carrier 1 as above-mentioned, the title semiconductor device can be hermetically sealed completely.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑩ 特許出額公開

## ⑩ 公開特許公報(A)

昭63-175450

@Int\_CI.4

⑦発

皗

識別記号

厅内整理番号

@公開 昭和63年(1988)7月19日

H 01 L 23/10 23/02 Z-6835-5F B-6835-5F

審査請求 未請求 発明の数 1 (全 3 頁)

9発明の名称 気密封止型半導体装置

⑨特 顧 昭62-5974

超 姓

②出 願 昭62(1987)1月15日

登発 明 者 佐 原 邦 造 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

四発 明 着 山 田 健 雄 東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センク内 東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

⑪出 颐 人 株式会社日立製作所

思 田

東京都千代田区神田駿河台4丁目6番地

⑩代 建 人 弗理士 小川 勝男 外1名

#### 明細物

- ・ 免明の名称 気密封止型単導体楽団
- 2. 特許請求の庭団
  - 1. 平準体チップが搭載される搭載部材と、この 物製部制上に設けられている。所定の配線を有 する機膜と、気由到止用の金属膜と、この金属 関上に設けられている気密到止用部材とを具備 する気密到止型半準体設置であって、瞭配搭載 部材と前記機関との上に剪記金属機を設けたこ とを特徴とする気度針止型半導体表面。
  - 2. 適起搭載部材の外周部と確認課題の外周部と の上に前記金属既が設けられていることを特置 とする特許協议の範囲第1項記載の気密封止型 半導体数置。
  - 3. 前部搭載部材に設けられるパンプ信組と時間 溶液の前記配線とを前配搭載部材内を通って變 続するための配線が前記搭載部材の表面に過遊 に設けられていることを特徴とする特許疑求の 循環所1項又は第2項配載の気密好止数半導体

ŧIJ.

- 4. 扇記接線器材がセラミックスであることを特 激とする特許額求の範囲第1項~第3項のいず れか一項記載の気御対止数半導体版区。
- 3. 短明の詳細な説明

「庭袋上の利用分野」

本売明は、気密封止型洋源体製区に関し、物に、 気密封止に適用して有効な技術に関するものであ る。

〔従来の技術〕

気傷皆止(ハーメテックシール)型パッケージは、 耐湿性に使れた高信頼性のパッケージとして知ら れている (例えば、半導体ハンドブック(第2版)、 オーム社、1977年は月30日発行、p.331~p.332)。 本籍明者は、この気由対止型パッケージについて 検討した。以下は、公知とされた技術ではないが、 本発唱者によって検討された技術であり、その概 要は次のとおりである。

すなわち、第1の技術による気治対止数パッケーグは、所定の配線を有する降底をチップキャリ

## 特開昭 63-175450 (2)

ア上に設け、この律談の外周部の上に金属級及び 対止ろう材を介してキャップを飲けることにより 気密料止を行うものである。このようなパッケー ジは、製製的な気密封止型パッケージと呼ばれて いる。

第2の技術による気由對止型パッケージは、チップキャリアの外類部の上に直接金属関を設け、 このよに対止ろう材を介してキャップを取けることにより気限対止を持っている。

### (疑明が解決しようとする問題点)

しかしながら、第1の技術によるパッケージは、 割温性の良好でないポリイミド等により構成され る溶膜がパッケージの外部に露出した構造となる ので、完全な気を対止とはならず、信頼性上間類 がある。また、第2の技術によるパッケージは、 金属膜を直接テップキャリア上に設けているため 光金な気を到止を行うことができるが、次のよう な出版がある。すなわち、パッケージの外部に発 出したチップキャリア表面には、実装的に用いる パンプ電極がアレイ状に設けられている。これら のパンプ電腦のどッチは一定値に失められている。ところが、上述のようにチップキャリアの外属部の上に位接金属のを放けた線造とすると、チップキャリアの付着を大きない。この結果、チップはと小さくせざるを得ない。この結果、チップキャリア表面のがはがかれている。このの配数がからななするなどが、クップキャリアを重して表面に発生のプロではない。このチップキャリアを移って、カップキャリアを表面により、アを多層構造というのでは、パッケッグの設めが建しいという価値がある。

本発明の目的は、完全な気密封止を行うことにより信頼性の両上を図ることが可認な技術を提供することにある。

本税明の他の目的は、気密封止数学導体数度を 容易に製造することが可能な技術を提供すること になる。

本発明の確認ならびにその他の目的と新規な特

散は、本明細費の記述及び談付終国によって明ら かになるであろう。

#### [問題点を解決するための手限]

本版において開京される発明のうち、代表的な ものの根膜を説明すれば、下部のとおりである。

すなわち、機敢部材と解膜との上に金属膜を数 がている。

#### 【作用】

上記した平仅によれば、俗類部材と金属膜とを取換接触させることにより完全な気密刻止を行うことが可憐となるので、気密射止型半部体製配の倒観性の向上を図ることができる。また、神陰の耐候を十分に大きくすることにより、搭載部材の設置に設けられる電話と神臓の配縁とを接続する記載をこの搭載部材の設置に認可にとなるため、気密對止型半導体機関の影響の容易化を図ることが可能となる。

#### (突悠例)

以下、本党明の権政について、一実施例に基づ き国団を参照しながら説明する。 なお、全国において、同一の機能を有するもの には同一の符号を付け、その繰り返しの説明は労 除する。

第1回は、水光明の一実施制による気密射止型 パッケージを示す斜視度であり、第2回は、第1 図のX-X終に沿っての新西回である。

## 特別昭63-175450 (3)

1よりもわずかに小さいだけであるので、デップキャリア1の外形寸後、 佐ってパッケージの外形寸後、 佐ってパッケージの外形けるの地大はほとんど生じない。また、この群膜2における回数(図示なルーホールを通じてで設けられたスルーホールを通じてはけられたスルーホールを通じてはりかられた路間により、このデックを設定した。 前記監察 チャリア1の表面に 30 になっすぐ 設けられている。 前記監察 チャリア1の表面に 30 になっすぐ 設けられている・リア1の表面に 30 になっすぐ 設けられている・カリア1の表面に 30 で、デック・ファックを多の表面に 30 で、デック・ジの関連の容易化を図ることができる・

約記障膜2の外周部2 a と前記がップキャリア 1 の外周部の表配1 a との上には、例えばニッケル (bi)と会(hu)との二層構造の気密封止用金属膜5 が設けられている。このように金属膜5 がチップキャリア1 の表面に値接接触しているので、気密封止を完全に行うことができる。このため、

例えば、金属腹さが綿膜2とチップキャリア 1 とにまたがる領域の寸数は、必要に応じて適宜直 定することができる。

#### (処明の効果)

本原において関示される発明のうち、代表的な ものによって得られる効果を簡単に説明すれば、 下記のとおりである。

すなわち、信頼性の向上及び製造の容易化を切ることができる。

#### 4. 図面の簡単な説明

第1回は、本発明の一実施例による気密対止型 パッケージを示す終題が、

数2回は、新1回のX-X降に沿っての新面図である。

図中、1…チップキャリア(搭載部材)、2… 神談、4…パンプ電機、5…金属膜、7…キャップ(対止用部材)、3…単導体チップである。


代理人 外理士 小川語男

バッケージの信頼性の向上を図ることができる。 的記念展顕5の上には、好えばはんだのような対 止ろう材質を介して、例えば前-タングステン (C u·W) 製のキャップフ (対止用部材) が設けられ、 これによって気質対止が行われている。


一力、前記移改2上には、例えばはんだバンプ8を介して、例えばシリコンチップのような学導
化チップのが搭載され、この学導体チップの上の
ポンディングパッド (国示せず)と前記神段2上
の配線 (国示せず)とが認続されている。さらに、この学導体チップのは、例えばはんだ暦10によ
リキャップフに設合されている。これによって、
学導体チップので発生する熱を熱伝導によりキャップフ側に容易に逃がすことができるので、熱放
敬性が良好である。

以上、太景明者によってなされた是明を前記表題例に基づを具体的に説明したが、本発明は前記 突旋餅に限定されるものではなく、その要習を選 説しない範囲において強々変形し得ることは勿論 である。

## 第 1 図



第 2 図



· •